Передовые инженерные школы

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Передовая инженерная школа «Средства проектирования и производства электронной компонентной базы»

Магистерская программа «Вычислительные системы и ЭКБ»
Дисциплина:
«Цифровой дизайн. Синтез RTL»

Лабораторная работа 03 –

Иерархический синтез: IP блоки и timing closure

Кузьмин Павел Андреевич

2025 год

Структура плоского дизайна



Передовые инженерные школы

Три варианта разбивки на IP блоки

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Block A (студент A) Block B (студент B)

Вариант 1

Block A
- singlecycle_control
- alu_control
- control_transfer

Block B
- regfile, alu
- imm_gen, instr_dec
- adder×2, mux×4, PC reg

Вариант 2

Block A
- instruction_decoder
- immediate_generator
- PC + adder_pc4

Block B
- regfile
- alu + alu_control
- adder_branch

Вариант 3

Block A
- alu
- alu_control
- regfile

Block B
- PC + adder ×2
- singlecycle_control
- control_transfer

Маршрут: blockA.sdc → genus blockA | blockB.sdc → genus blockB | top.sdc → genus top (с hard blocks)

Задание

1 Синтез двух IP блоков

Написать SDC: задать тактовую частоту, input delay и output delay. Для начала используйте период 10нс.
Добиться check_timing = 0 unconstrained paths
Зафиксировать QoR блока: area, WNS, TNS, количество ячеек
Сохранить netlist блока для использования в топе

2 Сборка top-level с hard blocks

Netlists блоков подключаются как black box через read_netlist
set_dont_touch на блоки — Genus видит только порты, не трогает внутренности
Синтезируем только логику топа с встроенными hard блоками

3 Определение максимальной частоты на топ уровне

Написать top.sdc , check_timing топа должен вернуть 0
Стартовый период 10 нс — смотрим WNS, итерируем пока WNS >= 0

Важно: input/output delay блока задаётся на первом проходе зажато, чтобы проще было сводить на топе.
После синтеза топа становятся известны реальные задержки на путях к портам блока.
Тогда constraints блока можно ослабить и пересинтезировать — это нормальная итеративная практика.